이화여자대학교 인공지능대학 컴퓨터공학과

윤명국 교수 연구팀, 컴퓨터구조 최정상급(Top-tier) 국제 학회 MICRO 논문 2편 게재 확정

컴퓨터공학과 윤명국 교수 연구실 소속 이제인(공동 1저자, 인공지능융합전공 통합과정 4학기) 학생과 박세진(공동 1저자, 컴퓨터공학과 학부 4학년) 학생이 작성한 논문 「Make Every Batch Count: Fault Entry Merging for Efficient Batching in Unified Virtual Memory」와 정은비(제1저자, 컴퓨터공학과 통합과정 4학기) 학생이 작성한 논문 「Complex Tensor Core: Software-Hardware Co-Design for Accelerating Complex-Valued Neural Networks on GPUs」가 컴퓨터 구조 분야 최상위 국제 학회인 2026 MICRO(IEEE/ACM International Symposium on Microarchitecture)에 게재 확정되었다.

[이제인(통합 4학기), 박세진(학부 4학년)]

이제인, 박세진 학생이 작성한 논문 「Make Every Batch Count: Fault Entry Merging for Efficient Batching in Unified Virtual Memory」는 그래픽 프로세싱 유닛(GPU)에서 효율적인 메모리 관리를 위해 사용되는 통합 가상 메모리(UVM)에서의 핵심 병목을 찾아낸 후 이를 효과적으로 해결하는 기법을 제안한다. GPU 연산의 특성상 중복 페이지 폴트가 상당수 발생하는데, 이러한 중복 페이지 폴트 처리 요청을 2D Sliding Window 기법을 사용하여 압축한다. 해당 기법은 하드웨어 오버헤드를 거의 발생시키지 않으면서 34.4%의 GPU 성능 향상을 달성하였다.

[정은비 (통합 4학기)]

정은비 학생이 작성한 논문 「Complex Tensor Core: Software-Hardware Co-Design for Accelerating Complex-Valued Neural Networks on GPUs」는 복소수 신경망(CVNN) 모델을 GPU에서 실행할 때 발생하는 병목을 분석하고 이를 해결하기 위한 알고리즘 및 하드웨어를 제안한다. 기존 GPU에서 CVNN의 주된 연산인 복소수 행렬 곱셈 연산을 실행하면 레지스터가 중복적으로 로딩되는 문제가 발생한다. 따라서 본 연구에서는 레지스터의 중복 로딩을 제거하는 복소수 행렬 곱셈 알고리즘을 고안하고, 이를 지원하기 위한 마이크로아키텍처를 제안한다. 제안한 기법은 14.9%의 성능 향상 및 12%의 에너지 효율 향상을 보임으로써 그 효과를 입증하였다.

MICRO는 컴퓨터 구조 분야에서 ISCA, HPCA와 함께 세계 최고 권위(Top-tier)를 자랑하는 국제 학술대회로, 혁신적이면서도 높은 기술적 완성도를 갖춘 연구만을 엄격한 심사를 거쳐 채택한다. 더욱이 하드웨어 분야는 여성 연구자 비율이 약 5.9%에 불과할 만큼 대표적인 여성 불모지로 꼽힌다. 이처럼 높은 학문적 진입장벽과 극심한 성비 불균형을 동시에 넘어, 이화여자대학교의 한 연구실에서 여성 연구진이 주도한 논문 2편이 같은 해 세계 최고 학술대회에 나란히 게재된 것은 그 자체로 매우 이례적이다. 한편, 학부생의 최상위 국제학술대회 논문 게재가 매우 드문 가운데, 박세진 학생이 MICRO 논문의 공동 제1저자로 참여한 성과는 이화여대 학부 교육과 연구 환경의 우수성을 잘 보여준다.